

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-146345

(43)Date of publication of application : 28.05.1999

(51)Int.Cl. H04N 5/937
H04N 5/92

(21)Application number : 09-311764

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 13.11.1997


(72)Inventor : TANIGUCHI MASATOSHI
OTSUKA TAKESHI

(54) VIDEO SIGNAL PROCESSING UNIT

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a slow reproduction image whose motion is smooth where a field belonging to a different frame in a same frame period is outputted by a frame memory with a memory capacity smallest to the utmost in the case of slow reproduction by a DVTR which applies high efficiency coding to data in the unit of n-frame and shuffles and records the data.

SOLUTION: A read control circuit 114 generates a read control signal 115 by using a speed signal 113, a direction signal denoting a tape running direction and position information 105 resulting from detecting detection information added at recording by a position detection circuit 104, and a slow reproduction image whose output field is uniform at slow reproduction is realized by controlling reading of a signal from a frame memory 109 and changeover of a switch 111 that selects a field signal 118 or a delayed field signal 119 based on the signal 115.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-146345

(43) 公開日 平成11年(1999) 5月28日

(51) Int.Cl.⁸

識別記号

F I

H 0 4 N 5/937
5/92H 0 4 N 5/93
5/92C
H

審査請求 未請求 請求項の数 8 O L (全 14 頁)

(21) 出願番号 特願平9-311764

(22) 出願日 平成9年(1997)11月13日

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 谷口 昌利

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72) 発明者 大塚 健

大阪府門真市大字門真1006番地 松下電器
産業株式会社内


(74) 代理人 弁理士 滝本 智之 (外1名)

(54) 【発明の名称】 映像信号処理装置

(57) 【要約】

【課題】 nフレーム単位で高能率符号化して複数のトラックにシャフリングして記録するDVT Rでスロー再生を行う場合に、できるだけ少ないフレームメモリで、同一フレーム周期内に異なるフレームに属するフィールドを出力できるようにし、動きの滑らかなスローを実現する。

【解決手段】 記録時に付加された検出情報を位置検出回路104で検出した結果である位置情報105とテープ走行方向を示す方向信号112と速度信号113を用いて、読み出し制御信号115を読み出し制御回路114で生成し、それに基づいてフレームメモリ109からの読み出しと、フィールド信号118と遅延フィールド信号119を切り換えるスイッチ111の切換を制御することで、スロー再生時の出力フィールドが均等なスローを実現する。



【特許請求の範囲】

【請求項 1】 N フレーム (N は 1 以上) の映像信号を 1 ページとし 1 ページ単位で高能率符号化してデジタルデータとし、予め決められた M トラック (M は 1 以上) にシャフリングしてヘリカルスキャン記録する際に、1 トラック内での記録位置を示す第 1 の検出情報と M トラックの内のトラック位置を示す第 2 の検出情報を前記デジタルデータに付加して記録する手段と、再生時に前記 1 ページ分のデータを記録した領域のどの位置を再生しているかを検出する位置検出手段と、再生データに対して高能率復号化を行う高能率復号化手段と、前記高能率復号化手段からの復号データを N フレーム単位の映像信号とするための第 1 のメモリと、前記第 1 のメモリから読み出されたデータを 1 フィールド時間遅延できる第 2 のメモリと、前記第 1 のメモリから読み出した映像信号と前記遅延させた映像信号とを 1 フィールド単位で切り換える読み出し切換手段と、前記位置検出手段の検出結果とテープ走行方向を示す方向信号と速度信号に応じて前記第 1 のメモリからの読み出しと前記読み出し切換手段を制御する読み出し制御手段とを備える映像信号処理装置。

【請求項 2】 位置検出手段は、記録データに付加されて記録されている第 1 の検出情報と第 2 の検出情報を検出することを特徴とする請求項 1 記載の映像信号処理装置。

【請求項 3】 位置検出手段は、記録データに付加されて記録されている第 1 の検出情報と第 2 の検出情報を検出し、読み出し制御手段は、前記位置検出手段が検出した前記第 1 の検出情報と前記第 2 の検出情報と、方向信号、速度信号を用いて、1 ページ分のデータを記録した領域のどの位置をどの方向に再生しているかを知り、前記 1 ページ分のデータを記録した領域の先頭、もしくは最後尾から $M / (2N)$ トラック分の領域を再生するごとに第 1 のメモリからの読み出しと読み出し切換手段を制御することで、出力するフィールドが変化するようにすることを特徴とする請求項 1 記載の映像信号処理装置。

【請求項 4】 N フレーム (N は 1 以上) の映像信号を 1 ページとし 1 ページ単位で高能率符号化してデジタルデータとし、予め決められた M トラック (M は 1 以上) にシャフリングしてヘリカルスキャン記録する際に、1 トラック内での記録位置を示す第 1 の検出情報と M トラックの内のトラック位置を示す第 2 の検出情報を前記デジタルデータに付加して記録する手段と、再生時に前記 1 ページ分のデータを記録した領域のどの位置を再生しているかを検出する位置検出手段と、再生データに対して高能率復号化を行う高能率復号化手段と、前記高能率復号化手段からの復号データを N フレーム単位の映像信号とするための第 1 のメモリと、前記第 1 のメモリから順次出力される N フレームデータを 1 フィールド

ド時間遅延できるメモリを $(2N - 1)$ 段縦続接続した第 2 のメモリと、前記第 1 のメモリから読み出した映像信号と前記遅延させた映像信号とを 1 フィールド単位で切り換える読み出し切換手段と、前記位置検出手段の検出結果とテープ走行方向を示す方向信号と速度信号に応じて前記読み出し切換手段を制御する読み出し制御手段とを備える映像信号処理装置。

【請求項 5】 位置検出手段は、記録データに付加されて記録されている第 1 の検出情報と第 2 の検出情報を検出することを特徴とする請求項 4 記載の映像信号処理装置。

【請求項 6】 位置検出手段は、記録データに付加されて記録されている第 1 の検出情報と第 2 の検出情報を検出し、読み出し制御手段は、前記位置検出手段が検出した前記第 1 の検出情報と前記第 2 の検出情報と、方向信号、速度信号を用いて、1 ページ分のデータを記録した領域のどの位置をどの方向に再生しているかを知り、前記 1 ページ分のデータを記録した領域の先頭、もしくは最後尾から $M / (2N)$ トラック分の領域を再生するごとに出力するフィールドが変化するように、読み出し切換手段を制御することを特徴とする請求項 4 記載の映像信号処理装置。

【請求項 7】 N フレーム (N は 1 以上) の映像信号を 1 ページとし 1 ページ単位で高能率符号化してデジタルデータとし、予め決められた M トラック (M は 1 以上) にシャフリングしてヘリカルスキャン記録する際に、トラック内での記録位置を示す第 1 の検出情報と M トラックの内のトラック位置を示す第 2 の検出情報を前記デジタルデータに付加して記録する手段と、再生時に前記 1 ページ分のデータを記録した領域のどの位置を再生しているかを検出する位置検出手段と、再生データに誤り訂正を行う手段と、前記位置検出手段の検出結果とテープ走行方向を示す方向信号と速度信号から制御信号を生成し、前記誤り訂正した後のデータに付加する読み出し情報付加手段と、前記読み出し情報付加手段の出力を伝送する伝送手段とを備える映像信号処理装置。

【請求項 8】 読み出し制御信号は、伝送されたデータを受信側で出力する場合にどのように出力するかを示すフィールド制御信号と伝送されたデータが正方向再生によるものか負方向再生によるものかを示す再生方向信号からなることを特徴とする請求項 7 記載の映像信号処理装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、映像信号をデジタル化し、高能率圧縮して記録するデジタル VTR におけるスロー再生時の映像信号処理装置に関する。

【0002】

【従来の技術】従来、デジタル VTR におけるスロー再生時の信号処理は、特開平 3 - 1 3 2 1 8 3 号公報に

記載されたものが知られている。その従来のデジタル画像再生方式は、フィールド単位の映像信号を複数トラックにヘリカルスキャン記録する際にブロック単位で付加されたフィールド番号やブロック番号を示すID信号を再生して、どのフィールドを再生しているかを検出し、エラー検出や訂正などの再生処理を行った後、フレームメモリに蓄積された1フレーム分のデータからの読み出しを、検出したフィールドIDの切り替わりに応じてフィールド単位で行い、フィールドメモリに蓄積してスロー再生時に画面上に出画するものである。詳しい動作に関しては、公報を参照されたい。

【0003】その他に、複数のフレームメモリを用いることでスロー再生を実現するものはある。

【0004】

【発明が解決しようとする課題】従来の方式はフィールド単位で記録する場合を念頭に置いており、 n フレーム単位で高能率符号化して複数トラックにシャフリングして記録するようなデジタルVTRに適用できなかった。即ち、このような場合、記録テープ上ではフィールド単位の信号がバラバラになっているので、単にフィールドIDやブロックIDを再生しても1フィールド分のデータを再生できたかどうかを検出することができず、よって、メモリの制御ができないのでスロー再生を行うことができない。

【0005】また、従来の方式ではフレームメモリに蓄積されている1フレームデータのフィールドを順次フィールドメモリに読み出してスロー再生を実現しているので、同一フレーム期間内に異なるフレームに属するフィールドデータを読み出すことができない。

【0006】また、複数のフレームメモリを用いる従来の方式は、同一フレーム期間内に異なるフレームに属するフィールドデータを読み出すことはできるが、フレームメモリが増えてしまうことになる。

【0007】本発明は上記従来の問題点を解決するもので、最低限のフレームメモリを用いてスロー再生時の同一フレーム期間内に、異なるフレームに属するフィールドを出力することを実現し、スロー再生時に出力するフィールドの出力時間が均等で、スロー再生画像の動きのなめらかさを改善できる映像信号処理装置を提供することを目的とする。

【0008】

【課題を解決するための手段】上記課題を解決するために本発明は、 N フレーム(N は1以上)の映像信号を1ページとし1ページ単位で高能率符号化してデジタルデータとし、予め決められた M トラック(M は1以上)にシャフリングしてヘリカルスキャン記録する際に、1トラック内での記録位置を示す第1の検出情報と M トラックの内トラック位置を示す第2の検出情報をデジタルデータに付加して記録する手段と、再生時に1ページ分のデータを記録した領域のどの位置を再生している

かを検出する位置検出手段と、再生データに対して高能率復号化を行う高能率復号化手段と、高能率復号化手段からの復号データを N フレーム単位の映像信号とするための第1のメモリと、第1のメモリから読み出されたデータを1フィールド時間遅延できる第2のメモリと、第1のメモリから読み出した映像信号と遅延させた映像信号を1フィールド単位で切り換える読み出し切換手段と、位置検出手段の検出結果とテープ走行方向を示す方向信号と速度信号に応じて第1のメモリからの読み出しと読み出し切換手段を制御する読み出し制御手段とを備えるものである。

【0009】これにより、 N フレーム単位で高能率符号化して複数トラックにシャフリングしてヘリカルスキャン記録する場合においても、再生中の再生位置を知り、その再生位置、再生方向、再生速度から生成した制御信号で、フレームメモリからの読み出しと、読み出し切換を制御することができるので、同一フレーム期間内に異なるフレームのフィールドを出力することができ、フィールド単位の動きの滑らかなスロー再生を実現できる。

【0010】

【発明の実施の形態】本発明の第1の発明は、 N フレーム(N は1以上)の映像信号を1ページとし1ページ単位で高能率符号化してデジタルデータとし、予め決められた M トラック(M は1以上)にシャフリングしてヘリカルスキャン記録する際に、トラック内での記録位置を示す第1の検出情報と M トラックの内トラック位置を示す第2の検出情報を前記デジタルデータに付加して記録する手段と、再生時に前記1ページ分のデータを記録した領域のどの位置を再生しているかを検出する位置検出手段と、再生データに対して高能率復号化を行う高能率復号化手段と、前記高能率復号化手段からの復号データを N フレーム単位の映像信号とするための第1のメモリと、前記第1のメモリから読み出されたデータを1フィールド時間遅延できる第2のメモリと、遅延していない映像信号と前記遅延させた映像信号を1フィールド単位で切り換える読み出し切換手段と、前記位置検出手段の検出結果とテープ走行方向を示す方向信号、速度を示す速度信号に応じて出力する出力フィールドを制御するために前記第1のメモリからの読み出しと前記読み出し切換手段を制御する読み出し制御手段とを備えたものであり、前記位置検出手段で検出した前記第1と第2の検出情報から前記1ページ分のデータを記録した領域のどの位置を再生しているかを検出して、その検出結果とテープ走行方向を示す方向信号と速度信号に応じて第1のメモリから出力する出力フィールドと、読み出し切換の両方を制御することで、スロー再生時に出力されるフィールドが速度に応じて均等な滑らかなスローを実現するという作用を有する。

【0011】本発明の第2の発明は、 N フレーム(N は1以上)の映像信号を1ページとし1ページ単位で高能

率符号化してデジタルデータとし、予め決められたMトラック（Mは1以上）にシャプリングしてヘリカルスキャン記録する際に、トラック内での記録位置を示す第1の検出情報とMトラックの内のトラック位置を示す第2の検出情報を前記デジタルデータに付加して記録する手段と、再生時に前記1ページ分のデータを記録した領域のどの位置を再生しているかを検出する位置検出手段と、再生データに対して高能率復号化を行う高能率復号化手段と、前記高能率復号化手段からの復号データをNフレーム単位の映像信号とするための第1のメモリと、前記第1のメモリから順次出力されるNフレームデータを1フィールド時間遅延できるメモリを（2N-1）段縦続接続した第2のメモリと、前記第1のメモリから読み出した映像信号と前記遅延させた映像信号を1フィールド単位で切り換える読み出し切換手段と、前記位置検出手段の検出結果とテープ走行方向を示す方向信号と速度信号に応じて前記読み出し切換手段を制御する読み出し制御手段とを備えたものであり、前記位置検出手段で検出した前記第1と第2の検出情報から前記1ページ分のデータを記録した領域のどの位置を再生しているかを検出して、その検出結果とテープ走行方向を示す方向信号と速度信号に応じて出力する出力フィールドを、遅延していない信号と遅延した信号を切り換えることで、スロー再生時に出力されるフィールドが速度に応じて均等な滑らかなスローを実現するという作用を有する。

【0012】本発明の第3の発明は、Nフレーム（Nは1以上）の映像信号を1ページとし1ページ単位で高能率符号化してデジタルデータとし、予め決められたMトラック（Mは1以上）にシャプリングしてヘリカルスキャン記録する際に、トラック内での記録位置を示す第1の検出情報とMトラックの内のトラック位置を示す第2の検出情報を前記デジタルデータに付加して記録する手段と、再生時に前記1ページ分のデータを記録した領域のどの位置を再生しているかを検出する位置検出手段と、再生データに誤り訂正を行う手段と、前記位置検出手段の検出結果と、テープ走行方向を示す方向信号、速度信号から制御信号を生成し、前記誤り訂正した後のデータに付加する読み出し情報付加手段と、前記読み出し情報付加手段の出力を伝送する伝送手段とを備えたものであり、前記位置検出手段で検出した前記第1と第2の検出情報から前記1ページ分のデータを記録した領域のどの位置を再生しているかを検出した結果とテープ走行方向を示す方向信号と速度信号から生成した読み出し制御信号を伝送データに付加することにより、伝送したデータを受信し高能率復号化してフレームデータとした時の読み出しを、読み出し制御信号に従い行うことでスロー再生を実現できるという作用を有する。

【0013】以下、本発明の実施の形態について、図面を用いて説明する。

（実施の形態1）図1は、本発明の実施の形態1による映像信号処理装置の構成を示すブロック図であり、100は記録手段としての記録処理回路、101は再生用磁気ヘッド、102は再生処理回路、103は記録時に付加されたインナ訂正用パリティ符号に基づいてインナ訂正を行うインナ訂正復号回路、104は記録時に記録ブロック単位（このブロックは、テープにデータを記録する際の基本単位で、以下シンクブロックとする）に付加された検出情報を検出する位置検出手段としての位置検出回路、105は検出情報を基に作成した位置情報、106は記録時に付加されたアウト訂正用パリティ符号に基づいてアウト訂正を行うアウト訂正復号回路、107はアウト訂正用メモリ、108は高能率復号化手段としての高能率復号化回路、109は第1のメモリとしてのNフレームメモリ、110は第1のメモリから読み出されるデータを1フィールド時間遅延させる第2のメモリとしてのFIFOメモリ、111は読み出し切換手段としてのスイッチ、112はキャプスタンモータの回転方向を示す方向信号、113はキャプスタンモータの速度がスロー再生の速度かそうでないかを示す速度信号、114はNフレームメモリ109からの出力フィールドを制御する読み出し制御手段としての読み出し制御回路、115は読み出し制御信号、116は第1のメモリからの読み出しを制御するメモリ制御回路、117は出力端子、118はNフレームメモリ109から読み出されるフィールド信号、119はフィールド信号118をFIFOメモリ110によって1フィールド時間遅延した遅延フィールド信号である。以下に、スロー再生時に重要となる位置検出回路104と読み出し制御回路114、読み出し制御信号115に基づいたNフレームメモリ109からの読み出しと、スイッチ111の切換についてそれぞれの回路の動作から説明して行く。

【0014】位置検出回路104は、記録時にシンクブロック単位に付加されたトラック内のどのシンクブロックかを示すブロック番号である第1の検出情報（1トラック当たりPブロック記録するのなら、検出情報は1からPとなる）と、Mトラックの内のどのトラック位置なのかを示すトラック番号である第2の検出情報（Mトラックに記録するので、検出情報は1からMとなる）を読み出してテープ上のどこにいるのかを示す位置情報105を出力する。しかし、図2に示すようにスロー再生時、再生磁気ヘッド101は複数トラックを交差してスキャンし、同じトラックを何度もスキャンするので第1、2の検出情報は何度も同じ情報を検出される。図2では、1/3倍速スロー再生であるので、第2の検出情報に1が書かれているトラックは6回スキャンされ、スキャン中に検出される第2の検出情報はスキャン1、2、3では1から10、スキャン4、5、6では2から1へと変化する。そのため、現実にはどの位置を再生しているのか特定しにくい。そこで、図3に示すように第2

の検出情報は1スキンの最後に取れたものを検出し、誤検出を防ぐために確定する第2の検出情報は、現在検出される情報に対して余裕を持たせるようにする。図3には余裕を1持たせた場合を示す。こうすることで確実に再生したトラックを検出できるので、テープ上トラックの位置を特定できる。第1の検出情報は、確定した第2の検出情報に変化してから最初に来た情報を認識するものとするので、トラック内の位置を確定できる。

【0015】そこで位置情報105は、Mトラックの先頭から $M/(2N)$ トラックに相当する領域を再生するたびにHighとLowを繰り返す信号で、 $N=1$ 、 $M=10$ 、 $P=10$ なら図4に示すように第2の検出情報が1から5であればHighで、6から10であればLowになる。図4は、 $1/3$ 倍速再生を行ったときの波形図で、同図(a)は再生ヘッドのスイッチング信号、同図(b)は確定した第2の検出情報、同図(c)は位置情報105である。 $N=2$ 、 $M=10$ 、 $P=10$ なら図5に示すように第1の検出情報が1から5、第2の検出情報が1から3まではHighで、その次に、第1の検出情報が10、第2の検出情報が5まではLow、第1の検出情報が5、第2の検出情報が8まではHigh、次に第1の検出情報が1、第2の検出情報が1になるまではLowとなる。図5も $1/3$ 倍速再生を行ったときのもので、同図(a)は再生ヘッドのスイッチング信号、同図(b)は確定した第1の検出情報、同図(c)は確定した第2の検出情報、同図(d)は位置情報105である。

【0016】ここで、 $M/(2N)$ トラックに相当する領域とは、Nフレーム単位で高能率符号化し、それを1ページとして記録した場合に、1フィールドのデータが記録されていると考えても良い領域である。実際には、各フィールドごとのデータ量が異なるので $M/(2N)$ トラックの領域に1フィールド分のデータが記録されているわけではなく、シャプリングして記録しているので1ページの先頭から $M/(2N)$ トラックが最初の1フィールドであるとも限らないが、擬似的にそうであると考えることにすると、位置情報105はNフレームの内の各フレームの前半フィールドを再生しているときにHigh、後半フィールドを再生しているときにLowとなる信号である。

【0017】読み出し制御回路114は、位置情報105と方向信号112と速度信号113を用いてNフレームメモリ109からの読み出しとスイッチ111の両方を制御できる読み出し制御信号115を出す。その動作について説明する。

【0018】読み出し制御は、まず、方向信号112が正方向再生か負方向再生かをチェックする。方向信号112は正方向再生であればLow、負方向再生であればHighとなる。次に、速度信号113がスローであるかそうでないかをチェックする。速度信号113はスロ

ーであればHigh、スロー以外であればLowである。次に位置情報105が1フレーム内でどのようにに変化したか履歴をチェックする。そのチェック結果と方向信号112と速度信号113を用いて、出力端子117から出力されるフィールドの出力時間がスロー再生の速度に応じて均等になるように読み出し制御信号115を(表1)に示す組み合わせに基づいて決める。

【0019】

【表1】

方向信号 112	速度信号 113	フレーム信号に対する 位置情報105の位相	読み出し 制御信号 115
Low	Low	関係なし	3
	High		0
			2
			1
			3
			3
			2
High	Low	関係なし	6
	High		5
			7
			4
			6
			6
			7

【0020】読み出し制御信号115は、(表1)に示すように7通りあり、0は出力端子117から正方向再生時に1フレームデータの第1フィールドを出すことを意味し、1は出力端子117から正方向再生時に1フレームデータの第2フィールドを出すことを意味し、2は出力端子117から正方向再生時に第2フィールド、第1フィールドの順にフィールドを出すことを意味し、3は出力端子117から正方向再生時に第1フィールド、第2フィールドの順にフィールドを出すことを意味し、4は出力端子117から逆方向再生時に1フレームデータの第1フィールドを出すことを意味し、5は出力端子117から逆方向再生時に1フレームデータの第2フィールドを出すことを意味し、6は出力端子117から逆方向再生時に第2フィールド、第1フィールドの順にフィールドを出すことを意味し、7は出力端子117から逆方向再生時に第1フィールド、第2フィールドの順にフィールドを出すことを意味する。読み出し制御信号115は、3ビットからなり、最上位ビットはキャプスタンモータの回転方向つまり、再生方向を示す。

【0021】読み出し制御回路114は、位置情報105と、方向信号112と、速度信号113から(表1)に示す読み出し制御信号115を出力するのであるが、なぜ位置情報105が1フレーム内で(表1)のように変化すれば、読みだし制御信号115が決まるのかについて説明する。

【0022】読み出し制御信号115は、Nフレームメ

メモリ109に書かれているデータをどのように読み出すかを制御する信号であるので、次にNフレームメモリ109に書き込まれるデータがどこまで再生できているかに応じて読み出しを制御しなければならない。そのため、位置情報105がLowからHighに変化すれば、次にフレームメモリに書き込まれるデータの第1フィールドに相当する領域を再生していることになるので、メモリから第1フィールドを読み出すこととし、HighからLowに変化すれば、次にフレームメモリに書き込まれるデータの第2フィールドに相当する領域を再生していることになるので、メモリから第2フィールドを読み出す。しかし、この変化点が1フレーム期間内の前半にあるのか後半にあるのかで、出力フレームの最初から読み出しフィールドを切り換えるのか、出力フレームの第2フィールド出力タイミングで読み出しフィールドを切り換えるのかを考慮する必要が出てくる。

【0023】そこで、変化点が1フレーム期間内の前半にあれば出力フレームの最初から読み出しフィールドを切り換え、変化点が1フレーム期間内の後半にあれば出力フレームの第2フィールド読み出しタイミングでフィールドを切り換えこととする。変化点が1フレーム期間内に存在しない場合は、位置情報105がHighであればテープ上のデータの第1フィールドに相当する領域を再生している途中ということになるのでメモリから第1フィールドを読み出し、Lowであればテープ上のデータの第2フィールドに相当する領域を再生している途中ということになるのでメモリから第2フィールドを読み出すこととする。これにより(表1)に示す組み合わせができることになり、テープ再生時の動きに合わせた読み出し制御信号115を出すことができる。

【0024】Nフレームメモリ109からの読み出しはメモリ制御回路116で行われるが、読み出し制御信号115に従ってどのように動作するのか説明を行う。

【0025】メモリ制御回路116は、1フレーム前の読み出し制御信号と現在の読み出し制御信号115の組み合わせに基づいてNフレームメモリ109からの読み出しを行うが、その読み出しは(表2)にのように行われる。

【0026】

【表2】

読み出し制御信号115の前フレームと現フレームの組み合わせ	1フレーム期間内の読み出しフィールド	チェンジ	読み出し制御信号115の前フレームと現フレームの組み合わせ	1フレーム期間内の読み出しフィールド	チェンジ
0-0	f1		4-0	f1	
0-1	f1		4-1	f1	
0-2	f1/f2	○	4-2	f1/f2	○
0-3	f1		4-3	f1	
0-4	f1	○	4-4	f1	○
0-5	f1	○	4-5	f1	○
0-6	f1	○	4-6	f1	○
0-7	f1	○	4-7	f1	○
1-0	f2	○	5-0	f2	○
1-1	f2		5-1	f2	
1-2	f2	○	5-2	f2	○
1-3	f2	○	5-3	f2	○
1-4	f2		5-4	f2	
1-5	f2		5-5	f2	
1-6	f2		5-6	f2	
1-7	f2/f1	○	5-7	f2/f1	○
2-0	f1		6-0	f1	
2-1	f1		6-1	f1	
2-2	f1/f2	○	6-2	f1/f2	○
2-3	f1/f2		6-3	f1/f2	
2-4	f2/f1		6-4	f2/f1	
2-5	f2/f1	○	6-5	f2/f1	○
2-6	f2/f1	○	6-6	f2/f1	○
2-7	f2/f1	○	6-7	f2/f1	○
3-0	f1/f2	○	7-0	f1/f2	○
3-1	f1/f2		7-1	f1/f2	
3-2	f1/f2	○	7-2	f1/f2	○
3-3	f1/f2	○	7-3	f1/f2	○
3-4	f2		7-4	f2	
3-5	f2		7-5	f2	
3-6	f2/f1		7-6	f2/f1	
3-7	f2/f1	○	7-7	f2/f1	○

【0027】(表2)のチェンジという欄に○がついている組み合わせは、次の読み出しの時には次のフレームメモリから読み出しを行うことを意味する。この読み出し時の特徴は、Nフレームメモリが同時読み出し、書き込みのメモリであるため、正方向再生時に読み出し制御信号115が2、逆方向再生時に読み出し制御信号115が7となっても、読み出し制御信号115が意図しているようなNフレームメモリ109からの読み出しをできないので、1フレーム前の読み出し制御信号と現在の読み出し制御信号115の組み合わせに基づいてNフレームメモリ109からの読み出しを行うところである。つまり、Nフレーム単位の切れ目では前フレームの第2フィールドと現フレームの第1フィールドを1フレーム内で読み出すことはできないので、FIFOメモリ110とスイッチ111を使い、出力端子から出力されるときに読み出し制御信号115の意図する出力になるようにNフレームメモリ109からの読み出しをするのである。

【0028】スイッチ111も、1フレーム前の読み出し制御信号と現在の読み出し制御信号115の組み合わせに基づいてフィールド信号118と遅延フィールド信号119を切り換えるが、その切換は(表3)のように行われる。

【0029】

【表3】

読み出し制御信号115の前フレームと現フレームの組み合わせ	スイッチ111のアクティブ	読み出し制御信号115の前フレームと現フレームの組み合わせ	スイッチ111のアクティブ
0-0	HH	4-0	HH
0-1	HH	4-1	HH
0-2	HL	4-2	HL
0-3	HH	4-3	HH
0-4	HH	4-4	HH
0-5	HH	4-5	HH
0-6	HH	4-6	HH
0-7	HH	4-7	HH
1-0	HH	5-0	HH
1-1	HH	5-1	HH
1-2	HH	5-2	HH
1-3	HH	5-3	HH
1-4	HH	5-4	HH
1-5	HH	5-5	HH
1-6	HH	5-6	HH
1-7	HH	5-7	HH
2-0	LL	6-0	LL
2-1	LL	6-1	LL
2-2	LL	6-2	LL
2-3	LL	6-3	LL
2-4	LL	6-4	HH
2-5	LL	6-5	HH
2-6	LL	6-6	HH
2-7	LL	6-7	HH
3-0	HH	7-0	LL
3-1	HH	7-1	LL
3-2	HH	7-2	LL
3-3	HH	7-3	LL
3-4	LL	7-4	LL
3-5	LL	7-5	LL
3-6	LL	7-6	LL
3-7	LL	7-7	LL

【0030】(表3)のスイッチのアクティブは、Hがフィールド信号118側、Lが遅延フィールド信号119側を選択することを示し、例えば、アクティブの欄がHLとなっているものはフレームの前半はフィールド信号118側、フレームの後半は遅延フィールド信号119側を選択する。特に、読み出し制御信号115が2や7の時は、Nフレームメモリ109からの読み出しは読み出し制御信号115の意図するものとなっていないので、ここでの切り換えて読み出し制御信号115の意図する出力にする。

【0031】以上のように動作する回路を用いた映像信号処理装置で、例えば、N=1、M=10、P=10で1/3倍速スロー再生を行った場合の動作について簡単に説明する。

【0032】再生用磁気ヘッド101から再生された信号に対し、再生処理回路102で増幅や波形等価などの再生処理を行い、記録時のシンクブロック単位にインナ訂正復号回路103に入力され、インナ訂正用パリティに基づいてインナ訂正される。インナ訂正されたシンクブロック単位のデータは、位置検出回路104で第1の検出情報と第2の検出情報を検出し、位置情報105を出力する。また、インナ訂正されたシンクブロック単位のデータは、アウト訂正復号回路106に入力され、アウト訂正用メモリ107の所定の位置に書き込まれる。書き込まれたシンクブロック単位のデータは、所定の個数毎に記録時に付加されたアウト訂正用パリティに基づいてアウト訂正される。アウト訂正されたデー

タが1ページ分揃えば高能率復号化回路108で高能率復号化され、フレームメモリ109に1フレーム単位の映像データとして記録される。読み出し制御回路114では、位置情報105と、正方向再生を示す方向信号112と、スロー再生であることを示す速度信号113から図6のアルゴリズムで(表1)に示す読み出し制御信号115を出力する。メモリ制御回路116は読み出し制御信号115に従い(表2)のようにフレームメモリ109からフィールド信号を読み出す。スイッチ111も読み出し制御信号115に従い、(表3)のようにフィールド信号118側と遅延フィールド信号119側を切り換えて、出力端子117から出力する。

【0033】この時の各信号の流れについて図6のタイムチャートを用いて説明する。図6は、1/3倍速スロー再生時のものであり、(A)は、テープ上のページを示し、N=1の場合、ページとフレームは同じ単位となり、Z、A、Bはフレームを示す。(B)は確定した第2の検出情報、(C)は位置情報105、(D)は方向信号112、(E)は速度信号113、(F)はシステム基準となるフレーム信号、(G)はアウト訂正をしているページ、(H)はNフレームメモリ109に書き込むフレーム、(I)は読み出し制御信号115、(J)はNフレームメモリ109から読み出すフィールドでA1、A2などの数字は1フィールド、2フィールドを示す。(K)はFIFOメモリ110からの出力、(L)はスイッチ111のアクティブ側を示し、(M)は出力端子117から出力されるフィールドである。

【0034】図6には、(B)に第2の検出情報しか示していないが、N=1であるので位置情報105(C)は第2の検出情報だけで作成される。1/3倍速スローであるので(D)はLow、(E)はHighとなる。

(G)は再生しているページと同じページで、(H)は(G)より1ページ前のページに書かれていたフレームで、(I)は図6のアルゴリズムに従い(表1)から導いたものである。この読み出し制御信号115(I)に従い、(J)、(L)が動作することで出力端子117(M)から1/3倍速スロー再生の絵が出力される。この場合は、Nフレームメモリ109からの読み出し

(J)がそのまま出力端子117(M)から出力されていることになるが、それだけでZ2、A1、A1、A1、A2、A2、A2、B1となって出力フィールドの出力時間が均等なスロー再生の動きの滑らかな出力となる。

【0035】図7は、位置情報105(C)がフレーム信号(F)に対して図6とは異なった位相にある場合のタイムチャートである。この場合、読み出し制御信号115(I)が2の条件がある。Nフレームメモリ109からの読み出しフィールド(J)は、A1、A1、A1、A1、A2、A2となり、このままでは出力フィールドの出力時間が不均等となり、動きが不自然なものと

なる。そこで、スイッチ111を用いてNフレームメモリ109から読み出すフィールドとFIFOメモリ110からの出力を、読み出し制御信号115に基づいて行うことで出力端子117(M)の出力はZ2, Z2, A1, A1, A2, A2, A2となって出力フィールドの出力時間が均等なスロー再生の動きの滑らかなものとなる。

【0036】以上説明したように本実施の形態によれば、Nフレームの映像信号を1ページと1ページ単位で高能率符号化してデジタルデータとし、予め決められたMトラックにシャプリングしてヘリカルスキャン記録するDVTRでも、再生時のテープ上の位置を検出して、それに基づいてNフレームメモリからの読み出しとスイッチの切り換えを制御することで出力フィールドの出力時間が均等な動きの滑らかなスロー再生が可能となる。

【0037】(実施の形態2)図8は、本発明の実施の形態2による映像信号処理装置の構成を示すブロック図であり、図1と同じ構成要件には、同一符号を付し、説明を省略する。

【0038】図8において、800はメモリ制御回路、801はNフレームメモリ109から読み出されるデータを1フィールド時間遅延させるFIFOメモリ、802は読み出し切手手段としてのスイッチ、803は出力端子117からの出力フィールドを制御するフィールド制御手段としての読み出し制御回路、804は読み出し制御信号である。805はフィールド信号、806は遅延フィールド信号である。この装置で、1/3倍速スロー再生を行った場合の動作について説明して行く。こ

こでの説明は、N=1, M=10, P=10の場合で行う。

【0039】再生用磁気ヘッド101から再生されたデータがNフレームメモリ109に書かれるまでは実施の形態1と同じなので省略する。位置検出回路104の動作も同じであるので省略する。次に、Nフレームメモリ109からの読み出しを制御するメモリ制御回路800は、読み出し制御信号804に関わらず、常に第1フィールド、第2フィールドの順番に行われる。読み出されたフィールドはFIFOメモリ801で1フィールド時間遅延される。スイッチ802ではフィールド信号805と遅延フィールド信号806を読み出し制御信号804に従って切り換え、出力端子117から出力し、スローを実現する。この時、読み出し制御回路803と読み出し制御信号804は実施の形態1の読み出し制御回路114と読み出し制御信号115と同じである。ここで特徴となるのは、スイッチ802の切り換えで、(表

4)に示すように行う。

【0040】

【表4】

読み出し制御信号904の前フレームと現フレームの読み合わせ	スイッチ902のアクティブ	読み出し制御信号904の前フレームと現フレームの読み合わせ	スイッチ902のアクティブ
0-0	HL	4-0	LH
0-1	HL	4-1	LH
0-2	HL	4-2	LH
0-3	HL	4-3	LH
0-4	HL	4-4	LH
0-5	HL	4-5	LH
0-6	HL	4-6	LH
0-7	HL	4-7	LH
1-0	LH	5-0	HL
1-1	LH	5-1	HL
1-2	LH	5-2	HL
1-3	LH	5-3	HL
1-4	LH	5-4	HL
1-5	LH	5-5	HL
1-6	LH	5-6	HL
1-7	LH	5-7	HL
2-0	LL	6-0	LL
2-1	LL	6-1	LL
2-2	LL	6-2	LL
2-3	LL	6-3	LL
2-4	LL	6-4	HH
2-5	LL	6-5	HH
2-6	LL	6-6	HH
2-7	LL	6-7	HH
3-0	HH	7-0	LL
3-1	HH	7-1	LL
3-2	HH	7-2	LL
3-3	HH	7-3	LL
3-4	LL	7-4	LL
3-5	LL	7-5	LL
3-6	LL	7-6	LL
3-7	LL	7-7	LL

【0041】(表4)のスイッチのアクティブは、Hがフィールド信号805側、Lが遅延フィールド信号806側を選択することを示し、例えば、アクティブの欄がHLとなっているものはフレームの前半はフィールド信号805側、フレームの後半は遅延フィールド信号806側を選択する。

【0042】この時の各信号の流れについて、図10のタイムチャートを用いて説明する。図10は、1/3倍速スロー再生時のものであり、(A)は、テープ上のページを示し、N=1の場合、ページとフレームは同じ単位となり、Z, A, Bはフレームを示す。(B)は確定した第2の検出情報、(C)は位置情報105、(D)は方向信号112、(E)は速度信号113、(F)はシステム基準となるフレーム信号、(G)はアウト訂正をしているページ、(H)はNフレームメモリ109に書き込むフレーム、(I)は読み出し制御信号804、(J)はNフレームメモリ109から読み出すフィールドでA1, A2などの数字は1フィールド、2フィールドを示す。(K)はFIFOメモリ801からの出力、(L)はスイッチ802のアクティブ側を示し、(M)は出力端子117から出力されるフィールドである。この場合、同一フレーム期間中に出力されるフィールドは同じフレームのものとなる。

【0043】図11は、位置情報105(C)がフレーム信号(F)に対して図10とは異なった位相にある場合のタイムチャートである。この場合、同一フレーム期間中に出力されるフィールドは異なるフレームのものとなる。

なる。

【0044】図9、10ともに、読み出し制御信号804に従い、スイッチ802を切り換えることで出力フィールドの出力時間が均等なスロー再生の動きの滑らかな出力となる。

【0045】以上説明したように本実施の形態によれば、Nフレームの映像信号を1ページとし1ページ単位で高能率符号化してデジタルデータとし、予め決められたMトラックにシャプリングしてヘリカルスキャン記録するDVTRでも、再生時のテープ上の位置を検出して、それに基づいてスイッチの切り換えを制御することで出力フィールドの出力時間が均等な動きの滑らかなスロー再生が可能となる。

【0046】（実施の形態3）図11は、本発明の実施の形態3による映像信号処理装置の構成を示すブロック図であり、図1と同じ構成要件には同一符号を付し、説明を省略する。

【0047】図11において、1100は読み出し情報付加手段としての読み出し情報付加回路、1101は伝送手段としての伝送回路で、例えばCSDI（Compression Serial Data Interface）である。読み出し情報付加回路1100は読み出し制御回路114と同様に動作し制御信号を作成し、アウト訂正用メモリ107から1ページ単位で読み出すデータに付加する。読み出し制御信号は3ビットで構成され、最上位ビットは再生方向を示す。伝送回路1101は読み出し情報を付加したデータを伝送フォーマットに従って並び替え、伝送する。

【0048】受信側では、読み出し制御信号を分離し、1ページ単位のデータを高能率復号化してNフレームデータとしたときのフレームデータの読み出しを分離した読み出し制御信号に基づいて行えば、スロー再生を実現できる。

【0049】以上説明したように本実施の形態によれば、Nフレームの映像信号を1ページとし1ページ単位で高能率符号化してデジタルデータとし、予め決められたMトラックにシャプリングしてヘリカルスキャン記録するDVTRで、再生したデータを伝送するときに再生時のテープ上の位置を検出して、その検出結果とテープ走行方向を示す方向信号と速度信号から制御信号を生成し、それを伝送データに付加することで、受信側で出力フィールドの出力時間が均等な動きの滑らかなスロー再生が可能となる。

【0050】

【発明の効果】以上のように本発明によれば、スロー再生時の同一フレーム期間内に異なるフレームに属するフィールドを出力することができ、スロー再生時に出力す

るフィールドの出力時間を均等にした動きの滑らかなスローを実現できるという効果が得られる。

【図面の簡単な説明】

【図1】本発明の実施の形態1における映像信号処理装置の構成を示すブロック図

【図2】1/3倍速スロー再生時の再生用磁気ヘッドのトラックトレースパターンと検出される第2の検出情報の関係を示す図

【図3】1/3倍速スロー再生時の再生用磁気ヘッドのトラックトレースパターンと確定した第2の検出情報の関係を示す図

【図4】1/3倍速スロー再生時の確定した第2の検出情報と位置情報の関係を示すタイムチャート

【図5】1/3倍速スロー再生時の確定した第1、第2の検出情報と位置情報の関係を示すタイムチャート

【図6】本発明の実施の形態1における映像信号処理装置で1/3倍速スロー再生を行った時のタイムチャート

【図7】同映像信号処理装置で1/3倍速スロー再生を行った時のタイムチャート

【図8】本発明の実施の形態2における映像信号処理装置の構成を示すブロック図

【図9】同映像信号処理装置で1/3倍速スロー再生を行った時のタイムチャート


【図10】同映像信号処理装置で1/3倍速スロー再生を行った時のタイムチャート

【図11】本発明の実施の形態3における映像信号処理装置の構成を示すブロック図


【符号の説明】

- 100 記録処理回路
- 101 再生用磁気ヘッド
- 102 再生処理回路
- 103 インナ訂正復号回路
- 104 位置検出回路
- 105 位置情報
- 106 アウト訂正復号回路
- 107 アウト訂正用メモリ
- 108 高能率復号化回路
- 109 フレームメモリ
- 110 FIFOメモリ
- 111 スイッチ
- 112 方向信号
- 113 速度信号
- 114 読み出し制御回路
- 115 読み出し制御信号
- 116 メモリ制御回路


【図1】




【圖 2】




【図 3】




【圖 4】




【図5】




【図6】




【図7】




【图9】



【図 9】



【図 10】



【図11】

